最好是像外延生长那样，扩散前在炉内进行气相腐蚀。晶体的位错，晶格缺陷都会使杂质在其中沉积而使特性变坏。

2.3.5氧化

二氧化硅（SiO2）是利用硅的氧化作用，以简单的均匀的接触法制得的，厚度很容易控制。不仅可用光刻法开局部窗孔以起掩蔽作用，而且可利用氧化气氛中的扩散将pn结制作于氧化膜之下，因此表面通常是惰性的。因二氧化硅是电绝缘体，故布线还可直接粘附于氧化硅上，所以它对于集成电路的制造是不可缺少的。由于杂质硅和二氧化硅（SiO2）中的扩散系数大不相同，在二氧化硅中的扩散系数较小，因此在扩散工序中，二氧化硅可对掺杂起掩蔽膜作用。因为扩散是三维空间的，所以在二氧化硅膜下面也有扩散蔓延。其量根据一级近似可视为与扩散深度相同（图2.15）。掩蔽扩散常用的杂质是硼和磷，因二者扩散系数D相同，固相溶解度较大，可以获得较高的表面浓度。砷（As）的D非常小（但Ns较大），所以在热处理时不易进行扩散。像集成电路那样，优点在于当进行数次pn结扩散时，初始的杂质分布不容易影响以后的扩散。镓（Ga）例外，它在二氧化硅中扩散系数大，二氧化硅对其失去掩蔽作用。硅的氧化是在900~1200℃的扩散炉中引入氧气或水蒸气进行的。随着硅表面的氧化，氧化膜的生长要通过已生成的二氧化硅进行，所以生长速度随时间变慢（图2.16，2.17）。但此种热氧化具有使扩散面移动、混入外来杂质、表面产生缺陷、形成n型沟道、反向耐压强度下降（详见后述）等缺点，因此最近在考虑采用SiO2和SiN4气相生长法。

通常采用的SiO2膜的厚度为500A到10000A（1微米），即光波长的数量级，故可呈现美丽的干涉色彩，由于在集成电路中要开几次窗孔，每次膜厚各不相同，所以表面具有若干种色彩（图2.18）。

2.3.6扩散炉

温度的均匀性稳定性是扩散炉特性中要求最严格的。现在广泛采用的扩散炉是把康太丝绕成螺旋状，将加热部分分为三个区域，用硅可控整流器控制相位，使中心与两端的温度差保持为零。这种方法称为零位平衡方式主从控制法，或同步微分控制法等。采用这种方法，在50~60厘米长的温度区内，温度均匀度为±0.5℃以内，如温升为自室温至1250℃，降温时间为1.5~2小时，则按±0.5℃的误差计算，插入石英片250~300克时，温度恢复时间为5~10分钟左右，在50厘米长的加热区内约放置100片硅片，由于每一硅片含有几百个集成电路，所以一次扩散可以处理几万个集成电路。

2.3.7扩散方法

杂质源有采用元素单质的，也有采用化合物的。例如，以硼作杂质时即采用B2O2、固BCL3(气相）、BBr3（液相）等，以磷作杂质时即采用P2O5（固相）、POCL3（液相）等化合物，对P2O5这样的固相源可用开管法，把清洁的石英管放入炉中，自一端送入氧等气体（称为运载气体），将杂质置于气流中硅片的上游某一位置上，该处温度能使杂质蒸气压达到适当值（对P2O5为200~300℃），硅片排列在气体出口处的石英舟上，用石英棒将它送至具有预定扩散温度的位置上，并立刻控制时间（图2.20）。对于气相杂质，可直接或用别的运载气体将杂质稀薄的引导到硅片上，对于液相杂质，则使运载气体通过液面或潜入液内，将液相杂质的蒸气（图2.2）输送到硅片上。也要控制杂质温度，以保保持其蒸汽压为预定值。也有将杂质镀覆，蒸发或涂覆在硅片上以实现浓掺杂扩散的，但由于这会损伤硅片表面，故在集成电路中，除了金扩散之外不采用此法。闭管法是将硅片和掺杂剂一起封在石英管中加热，以掺有定量杂质硅粉末作为掺杂剂，真空密封后，可在无流动的准平衡状态下进行操作。这种方法由于在现性，均匀性较好，适用于精密扩散。另外还有在氧化膜上掺杂的固态对固态（Solid to Solid）扩散法。在像发射极那样要求高表面浓度的情况下，按上述一次扩散的余误差函数分布进行扩散。对基极用的低表面浓度则按二次扩散（前者称为预淀积、后者称为运行或驱入）的高斯分布进行扩散（参见图2.7，2.8），在二次扩散中，譬如采用POCL3时，

                       17      21            

表面浓度可以控制在5*10   ~1*10   /厘米  的宽广范围内。氧化膜的生长状态因运载气体、杂质的种类而异，这对扩散浓度、深度均有影响，并使光致抗蚀剂的附着性变坏，氧化膜腐蚀过程也会变得异常迅速或迟缓，因此必须加以注意。

2.4外延生长

英文外延生长一词为“epitaxy”，原为希腊语，cpi表示“在上”之意，taxy是tcinen的过去形，表示“排列”之意，就是气相原子的基片单晶上沿晶向淀积生长的意思。气相反应时，原子自由的旋转运动，并聚集到阵点上而生成单晶（图2.24）。外延生长的最大优点是无需补偿杂质面在硅片表面所需浓度布置的生长出p型和n型层。

2.41.外延反应

外延反应是利用四氯化硅的氢还原或者硅烷的热分解来进行的。

                  1200℃            

                   ←

SiCl   +2H  →    Si+4HCl

            4              

                  1000℃            

                   ←

SiH    →    Si+2H

               4              2          

与提拉法、区域提纯法等相同，高温反应法是使上述的蒸气流经石英管内高频加热的抛光硅片（图2.25）。因四氯化硅易于纯化，无毒性，价格低廉，故通常都采用此法。

  高温反应分为下列两个阶段：

                    ←

I)SiCl   +2H  →    Si+4HCl

            4              

                  ←

Ii)2SiCl   →  Si+SiCl

                2           4    

第一阶段在气相中发生反应，第二阶段两个SiCl2分子在第三者（基片）存在时发生反应。气相中三者碰撞的几率很小，借助与基片的碰撞形成单原子，继而成为完美的晶体。如反应全部在气相中发生，则硅凝固而沉淀在基片上，晶格上有效截获的几率较小，因而形成多晶。第二阶段是就就原子脱离不规则位置的几率和层生长的几率来说的准平衡反应，所以生长缓慢。但如提高温度，则附于表面的原子能量增加，容易找到阵点因而加速生长过程。实际上可使生长速度以1100℃时为0.1微米/分，1200℃时为1微米/分、1270℃时为5微米/分的步调增加。在第二阶段反应中，

控制反应机理和温度，可使原子不附着在石英管壁或管内的硅片舟上，而只在硅表面生成。

2.4.2工序控制

气体的纯度和基片的性质对外延生长的影响很大。气体中即使仅仅含有百万分之二十五左右的氧、水蒸气和脂肪等链式化合物，也有碍完美单晶的生长。基片的清洁度和结晶质量也是外延生长的重要因素：如晶体表面有损伤、氧化物、污垢、尘埃等，则生长层上就会产生突起、小孔、晶格缺陷。擦伤之类较大的晶体缺陷，甚至将在生长后的表面导致同等大小的缺陷。此种外延生长缺陷将影响杂质扩散的均匀性，对集成电路的特性危害较大。为使表面清洁，生长反应之前必需用盐酸气体腐蚀表面。例如，保持硅片温度为1200℃，使盐酸气体由氢稀释100倍，然后流经硅片数分钟，即可将表面腐蚀掉数微米，

                             2             2                          

这样使缺陷限制在1000条/厘米   到10条/厘米   四个数量级的允许范围内。当然，生长速度同四氯化硅的流量、其与氢气的混合情况以及温度有关，但通常是靠时间来控制厚度。

掺杂时，事先需将杂质（如n型中的PH3，p型中的B2H6等氢化物）用氢稀释一万倍左右。参杂剂的反应和SiCl4的大致相同，先变成磷原子和硼原子，再在硅晶格内生长。掺杂时使稀释的掺杂剂和SiCl4与氢气一起流动，

                                             16      3      

例如，为使0.5欧姆*厘米的n型外延层（相当于10   /厘米  ）达到25微米厚，

                                 8    

需取H2:SiCl4=800：1，H2：PH3=5*10  ：1、流量为30升/分，反应时间需50分钟。如流量过大，则硅片中间部分凸起，边缘变薄：如流量过小，则情况相反。此外，气流中的SiCl4在下游有偏离气流的倾向，所以出口部分易变薄。这种现象对电阻值也有影响，基片掺杂为高浓度时，杂质自基片散发出来而随气流流动，并参与以后的生长层掺杂。这种现象称为“自掺杂”，由于集成电路的基片一般是低浓度的，所以这种影响不大。如将基片表面相对气流方向倾斜5~10度以使各硅片都接受新鲜气流，则可大大消除对厚度和电阻值的不良影响。

2.4.3外延生长中的扩散

外延生长的埋层设置和隔离扩散等工序，对于集成电路有很大作用，因此，目前在制作集成电路时，外延生长和选择扩散工序并用。外延生长的一个缺点是要进行高温反应，因而在基片与生长层之间往往会产生杂质扩散现象（图2.28）。

如果将温度降低，则这种扩散效应减少。但生长速度也减慢。在具有一定厚度的外延生长层中，这种扩散的影响范围变化不大，但在要求外延层很薄的情况下，却很难生长出导电类型和浓度等截然分明的生长层。改善的措施之一是利用硅烷反应，四氯化硅在1200℃时的生长速度利用硅烷反应可在1000℃时达到，而200℃的温度差就可使扩散深度减少两个数量级。因此能够得到很陡的杂质浓度。但是，硅烷有爆炸的危险，很难处理，所以除特殊情况外，此法不常使用。

2.4.4气相生长的其它应用

集成电路各组成元件之间的电绝缘，除采用pn结隔离外，最近还采用绝缘物隔离。这种绝缘物是热氧化的SiO2。该方法较简单，但由于化学活动性而产生杂质再分布现象和沟道。在工艺上有时不能实现热氧化，因而进行SiO2气体和生长。

                           ←          

                SiH   +CO   → SiO  +CO+H  

                    4     2        2      4  

但遗憾的是，SiO2的膨胀系数与硅不同。如其厚度增加一个数量级，就会导致变形和裂缝。从寄生电容、耐压等方面来考虑，绝缘应尽量加厚，所以，现在研究与硅膨胀系数一致，化学性质稳定的SiC和Si3N4等的生长。    

                              ←          

         7SiCl  +C   H  +10H   → 7SiC+28HCl

              4   2   8     2  

                       ←          

         3SiH   +4NH   → Si   N   +12H

              4      3      3    4      2

在绝缘和金属上进行多晶生长时，应用绝缘工艺较为简单。如果生长单晶，则可制得兼有单片集成电路和薄膜集成电路两者优点的集成电路。目前，已在采用蓝宝石作基片，利用SiCl4还原和Sih4分解进行单晶生长，以试制集成电路。

2.5光刻技术

光刻技术是为进行选择扩散而在氧化膜上开窗孔，腐蚀金属以在硅表面上进行布线的重要技术（参见第一章图1.2，1.3）。其基本工序如图2.29所示。

光刻过程与照相法自底片进行接触复印的过程（工序1~5）相同。工序1~2相当于将感光胶涂在纸上制备印象纸，工序3的掩膜借助预先摄影的底片于板（其制造方法于第三章详细介绍），将集成电路的绝缘、基极和发射极以及铝布线图形等在硅片上进行接触曝光，然后浸入腐蚀液中。这样一来，相当于印象纸变黑的部分没有受到腐蚀而残留下来（显影），在感光膜上开出如底片图形的微细窗孔。此后，将硅片（氧化膜或金属）浸入腐蚀液中腐蚀出掩蔽物窗孔。下面介绍光刻技术的各工序。

2.5.1预处理

为了获得精密图像，掩膜和硅片必须紧密接触。掩膜是玻璃干板，很平滑，所以，硅片表面必须抛光（如2.2节所述）。但如化学腐蚀太强，则边缘凹陷疏松，不能与掩膜紧密接触，因而使图像模糊，所以必须注意（图2.30）。

其次，为使氧化物表面或金属表面与掩膜感光剂接触良好，以防止混入异物而产生不良图像，须预先将氧化物表面或金属表面用超声波或其他溶剂清洗，以清除其上的污垢和尘埃。

2.5.2感光剂

目前多采用柯达公司的柯达光致抗蚀剂。柯达光致抗蚀剂的主要成分有桂皮酸与聚乙烯醇（PVA）反应形成的酯、调节粘度用的三氯代乙烯、醋酸钾酯甘醇以及作为敏化剂的环烷酮，如以高能光（如紫外线）照射，则酯即聚化硬化（图2.31），不受一般腐蚀液的侵蚀。

除了柯达光致抗蚀剂以外，还有柯达薄膜抗蚀剂、柯达金属抗蚀剂、柯达光漆（粘度大）、柯达欧尔少抗蚀剂（Kodak Orso Rcsist，感光波长可延续到长波）等用途不同的各种抗蚀剂。此外，AZ1350（正片操作光致抗蚀剂）是正的抗蚀剂，可以溶去光照射的部分，并且有不受掩膜上附着的尘埃等影响的优点。

2.5.3涂覆及干燥

感光胶的涂覆方法有涂覆面上的液流涂覆法、液内浸渍法和笔涂法等，但在半导体中采用所谓旋涂法或轮涂法。这种方法是用真空卡盘对准硅片中心并将它吸于转盘上，转盘以1000~10000转/分的高速旋转，此时将柯达光致抗蚀剂滴下，借助液体的表面张力和旋转的离心力，光致抗蚀剂自行均匀扩展。这样既可获得厚度从数千A到10000A（1微米）的涂覆膜。制作高频晶体管发射极时，涂覆膜要薄，故必须提高分辨率，但感光液太薄时，容易产生针孔，耐腐蚀性变弱，并会侵蚀下面的氧化膜或金属。在以高杂质浓度扩散时，柯达光致抗蚀剂对氧化膜的粘附性降低，容易剥离，从而使氧化膜被腐蚀，这必须与柯达光致抗蚀剂的针孔问题同时加以注意。为了去除由于溶液表面的活动性而附于容器内壁上的一部分聚合物颗粒和尘埃等，事先须以高压气体将感光液压经过滤器过滤。为避免光和热辐射作用，感光液应储存于阴凉处。因溶液的粘度和干燥条件随温度和湿度而变，致使厚度不定，故必须在恒温恒湿条件下涂覆。其次，为保证使感光液飞散的同时，与硅片的粘附良好，必要进行干燥。在50~150℃下干燥时间为5分钟至1小时，但为防止辐射作用过度，操作应迅速。

2.5.4掩膜位置对准及曝光

在集成电路中，通常需要六次光刻操作（图2.32和图2.33~2.37），考虑到硅片的整体性，前次开窗孔的位置与下次开窗孔的位置必须对准。操作是用专门的装置进行的。用真空卡盘将硅片安装于工作台（在x,y,z及θ方向均有微动调节），用夹具将玻璃掩膜平行的夹持于硅片上方，以显微镜确定x,y,θ的位置，然后将硅片沿z方向抬起进行接触。操作时，能在双筒二光轴显微镜的视场内察见离开掩膜图形的位置。通常采用分辨率高的玻璃干片作掩膜，但感光乳剂的厚度仅为数微米，使最近的微型图形制作日益困难。因此目前已采用在玻璃上喷涂金属膜代替乳剂，而金属膜的显像仍采用涂以柯达光致抗蚀剂的光刻方法（详见第三章）。

曝光是利用安装在上述掩膜对准装置上的光源进行的。柯达光致抗蚀剂的敏感波长是近紫外区（图2.38），因此需用高压水银灯进行数秒至数分钟的曝光。为了获得较高分辨率，最好采用平行光。当然，工作室不能有外界光直接射入，室内照明也必须注意。

2.5.5显影及坚膜

将曝光过的硅片浸于柯达光致抗蚀剂显影剂或三氯代乙烯中，再用乙醇或二甲苯洗涤，这样，未感光（位聚合）部分就被除掉（显影）。为使柯达光致抗蚀剂膜粘附硬化，需在177~200℃的温度下烘烤15~30分钟。操作中，如温度过低，膜易剥落，温度过高，则膜会产生裂纹。

2.5.6腐蚀

通过柯达光致抗蚀剂上开的窗孔来腐蚀氧化膜或金膜。对于SiO2采用氟化氢（NH4F)+氟酸（HF）+水（H2O）作为腐蚀液，进行10秒至数分钟的腐蚀。此时，氟化氨是柯达光致抗蚀剂的剥离防止剂。铝用KOH或NaOH、金用王水或NaCN+H2O2、银用Fe(NO3)或HNO3、硅用HF+HNO3+H2O2作为腐蚀液。

2.5.7感光膜的去除

经一次聚合的膜，其耐药性较强。一般不会被其它药物所侵蚀。因此需在沸腾的H2SO4中蒸沸，或在300~400℃的氧中加热，最后用机械方法将其察去。在显影、坚膜失败的情况下，可用此法除膜后再重复以上工序。在光刻中必须特别注意的是防尘问题，上述任何工序都直接关系到成品率，特别是集成度越大，其影响也越大。通常，扩散、蒸发、装配工序完全在防尘室内进行，工作台采用清洁的长桌。总之对防尘问题应充分注意，特别是在光刻室。

2.6薄膜的粘附

将厚度自1000A至1微米的半导体、金属（导体）和电介质（绝缘体）的薄膜粘附在基片上，像丝网漏印法一样，在基片上粘附相当厚的膜，这种方法为区别与薄膜技术，最近称为厚膜技术，这里不再介绍，今后，外延生长技术就称之为薄膜技术。至于晶体的外延生长前面已经介绍过。扩散元件的有源基片（氧化膜、硅系统）和无源基片（玻璃、陶瓷等）两种，有源基片可以制作单片集成电路、金属-氧化物-半导体集成电路或相容性集成电路，无源基片可制作薄膜集成电路或多片集成电路。这里，薄膜主要应用于金属接线（几乎全部），绝缘物隔离（单片的）、电阻、电容（相容薄膜）以及片接合（单片的、金属-氧化物-半导体、多片的）等方面，其厚度和成分的均匀性，以及其与基片和其它薄膜的粘附性都是关键问题。粘附方法有真空蒸发、溅射、镀膜、印刷法等。

2.61.真空蒸发

如图2.39，2.40所示，在真空玻璃或金属罩内将钨丝加热，以致各种物质蒸发。

           -5    -9                                              

真空度为10   ~10   毫米汞柱，当蒸发分子其分子其平均自由程相对于真空罩直径来说已经足够大时，即自蒸发源向各方向溅射出去。在蒸发中，为增强粘附力及准确控制薄膜的结构，通常应将基片加热。

蒸发加热器采用各种形状的钨丝。蒸发物呈线状，或悬挂于加热器上（金、铝、银等）或放于容器内（SiO2）。如蒸发物要与钨发生反应，则将其放入碳或氧化铝坩埚内进行间接加热。当蒸发物为多成分而有可能分解时，则采用所谓急剧蒸发法，使全部蒸发物在极短时间内蒸发完毕（Ns*Cr等合金）。熔点及沸点均高难以在真空中蒸发、与钨发生反应或易于分解之类的物质，需采用电子冲击（No*Cr）或电子束（Cr+SiO等金属陶瓷）蒸发。由于蒸气压高的杂质会析出而造成污染现象，因此，开始蒸发时需用遮蔽器暂时遮蔽一下，再正式蒸发。控制厚度最简便因而常用的方法，是将选定重量的蒸发物全部蒸发。但为了更精密的控制，可将蒸发出来的物质收集在石英片上。根据事先校准的振荡频率的变化测定厚度，当蒸发物为电阻性物质时，则可边测定其电阻值，边使之蒸发。

2.6.2溅射

溅射装置与真空蒸发装置很相似（图2.41），在抽真空的同时，

                 -1     -2                              

向真空罩内充以10   ~10   毫米汞柱的惰性气体（如氩气等），并在阳极与阴极之间加上直流高压以产生辉光放电。基片置于阳极上或辉光之中，阴极是蒸发源。由于放电，氢离子A+向阴极加速运动，并以足够的能量碰撞蒸发源，蒸发物就以原子或分子状态逸出，并向各方向散射而粘附在基片上。一般说来，溅射的粘附速度是缓慢地，为了获得1微米厚的膜，采用真空蒸发法仅需几分钟，而采用溅射法则需要几分钟至几小时。

这种方法的另一种形式是反应溅射法。该法是使真空罩内气体与蒸发源发生反应获得与蒸发源不同的物质薄膜。例如制作SiO2绝缘膜时，以硅做阴极，将与其发生反应的氧与氩一起引入。在溅射中，氧与负电荷的电子结合，然后碰撞在基片上成为SiO2.但是，蒸发后的硅表面是活波的，因此有人怀疑它是否能与气氛氧结合。此外还可利用钽和氮气得到氮化钽。采用直流的上述阴极溅射法，在有绝缘物的情况下，不能加直流高压。因A+离子互相碰撞，使正离子积聚在阴极表面上，从而难以蒸发。因此，在阴极绝缘物的内侧电极上加负偏置高频电压。如加上磁场，则引起离子碰撞电子碰撞两种作用，积聚在绝缘物表面上的正离子在高频波的正半周内与电子中和，即可进行溅射（高频溅射法）。此外，还在研究提高膜纯度的各种方法。例如，利用低能量离子碰撞以除去杂质的非对称溅射法：利用溅射物质吸收作用的吸收溅射法：在基片上加适当负偏压，使等离子区中的阳离子碰撞薄膜表面，以将杂质有选择性的除去的偏压溅射法等。

2.6.3镀膜法

普通的镀膜法，是在金属盐的水溶液中通一电流，使金属阳离子在阴极上析出的电镀法。但最近常采用无电解镀膜。无电解镀膜可在塑料模型上镀铬，还可在半导体、玻璃、陶瓷粘附无气泡的均匀薄膜。此法是在溶液中加入还原剂以使金属离子还原，这样，金属原子就粘附在玻璃或陶瓷上。例如镀镍，是利用氯化镍（NiCl2)的酸性溶液与强还原剂（如次磷酸H3PO2）发生如下反应而实现的：

                ++                

       还原   Ni   +2e-→Ni↓

       氧化

                 -3           -3    +                                                  

              PO   +H  O→PO  +2H  +2e-

                 2    2       3                        

                ++   -3               -3    +                          

              Ni  +PO  +H  O→Ni↓+PO  +2H

                     2    2           3

使溶液酸性化是为了防止Ni的自然还原。这里，只有所需被镀面才被镀覆是由于触媒作用，附在最初活化面上的Ni，CO，Fe，Co，Cr，铂族金属等本身具有触媒作用，这些金属在所需镀膜面上进行选择性的粘附而导致一定厚度的镀层。此外，还可用重金属盐作活化剂，使之在非常薄的金属原子膜上还原而起触媒作用。无论是电镀或是无电解镀膜，被镀面的处理很重要。此外，镀液的温度、浓度、ph值、搅拌等对镀膜也有很大影响。采用电镀相反的过程，可使置于阳极上的金属在适当的电解液中氧化。这个过程称为阳极氧化。这样，可在金属面上得到一层粘附的绝缘薄膜。例如，以Ta2O5用作电容器的电介质的Ta膜就是这样制得的（图2.42）。为使气体在基片上形成附着膜，采用与外延生长一节中所叙述的相同方法，使易于蒸发的卤化物和有机物进行还原或热分解。这种方法原理上不能称为镀覆。

在此情况下，基片最好采用玻璃、陶瓷等无定形物，因为是在常压、高温下向基片粘附，所以可得到比低温真空蒸发膜更稳定、粘附性更良好的薄膜（参看2.4节外延生长）。作为卤化物的物质有氧化铝，硅烷等，还原是利用氢气进行的，而热分解则除了Sih4之外，有机氧化物硅烷的四乙氧基硅烷的分解可在700℃左右的较低温下进行。在Al2O3*SiO2这样的陶瓷基片上，也可以用三乙基甲铝和四乙氧基硅烷的混合物进行热分解。

2.6.4印刷法

丝网漏印法因国外某公司采用它在陶瓷基片上印刷电阻、面接合平面晶体管和二极管，并随着以这些元件为基础的所谓采用固态逻辑技术的360型电子计算机的出现而闻名。此法适用于混合电路的内部接线和片接合（半导体片接合）。利用像油印那样的320目左右的细网来绘制图形，是将细网紧贴在基片上，使油墨从挤压着的网眼漏出印成图形，现在已不用丝绢而用不锈钢制网了。油墨是将金属和玻璃粉末以松节油炼制而成。陶瓷基片上的内部接线用95%钼和5%锰的混合粉末油墨进行丝网印制，因油墨是干的，所以必须在1400~1600℃的潮湿氢气中印制，然后再进行无电解镀镍和镀金，此法也可用于SiO+Cr和Ag+Pd+玻璃等陶瓷金属。

2.7装配

半导体集成电路的制造工序按上述顺序为：硅单晶生长，切割，研磨，基片本身的扩散，外延生长，光刻，电极蒸发和处理，将这个集成电路阵列切成单个集成电路片进行封装（参看第一章）。为了提高最后工序的成品率和降低成本，在划片分割之前要对集成电路进行电测试，即测试输入和输出功率的直流特性、开关速度等。测定项目达50项之多，使用小型电子计算机进行程序测试，可在极短时间内测试完毕。

2.7.1分割

按照切割玻璃的要领，用金刚石划片器沿着单个集成电路元件的边界划线，再用机械方法断开。用真空卡盘将硅片装于切割装置上，最初，使1个纵向槽对准划片器移动方向，刀刃就自动的以一定的节距前进。然后，将硅片旋转90°，切割横向槽。元件的大小为1~2毫米见方，

2.7.2片接合（参看图2.44）

用机械方法将分割后的小片接合时，为了散热或有时电气接地。应接合在封装基座上。接合材料应具有良好的温度稳定性和导热性，并不得产生热变形。接合材料通常采用Au*Si，Au*Ge，Al*Ge等二元合金。对于混合电路，再用2.6.4小节所述的丝网漏印法在高氧化铝或氧化铍上面印Mo*Mn。为了简便，最好使用Au*Si，但须预先镀覆或其它方法将Au粘附于基片上，然后加热并将硅片放在其上加压，使之粘附牢固以形成Au*Si的低共熔合金（低共熔点为370℃）。Au*Ge低共熔合金薄片要预先专门制备，再将其夹于基片与Au衬里的硅片之间，然后加温使之熔接（低共熔点为356℃）。这些合金的熔点比引线连接和集成电路组件焊在印刷电路板上后的处理温度更高，故较适用。

第三章集成电路光掩膜技术

半导体集成电路的制造工序，除开最初硅单晶片的制备和最后的装配以及测试外，是如图3.1所示的扩散处理与光掩膜之间的反复操作过程。特别是在单片集成电路中，如图3.2所示，在小的单晶片中将pn结巧妙的进行立体排列，从而制成许多晶体管、二极管和电阻等具有独立功能的元件，然后在其表面上进行电路布线。因此，决定pn结合布线的几何排列的光掩蔽工序是制造集成电路的一个非常重要的工序。

如前所述，光掩蔽工序是在硅片的氧化层或金属蒸发层上反复进行各种图形窗孔的腐蚀工序，包括柯达光致抗蚀剂（KPR）、柯达光致抗蚀剂II（KORII）、柯达薄膜抗蚀剂（KTFR）或AZ等感光树脂（光致抗蚀剂）的处理，硅片和光掩膜的对准以及腐蚀等过程。硅片和光掩膜的对准以及腐蚀等过程。这里所使用的光掩膜，是将集成电路按各制造工序分别使用的微型图形分为100~1000组，规则的排列在高分辨率的干片上，因此，不仅单个图形掩膜的性能很重要，而且按工序顺序相继使用的整套掩膜的性能也是很重要的。由于这些光掩膜直接影响所制成的集成电路的性能、成品率和制造成本，所以对掩膜的要求与对集成电路性能的要求有着严格的对应关系，例如：

1.在40毫米见方的有效画面上规则排列的集成电路图形，位置精度在±1微米以内（步进误差）。

2.构成集成电路图形的各微小图形，尺寸精度在±1微米以内（图形精度）；

3.当构成整套掩膜（掩膜组）的7~10个掩膜重合时，各掩膜间的图形位置误差在微米以内（对准误差）；

4.有效画面内，图形的黑度d在2.5以上。而d=log   (1/T)(T:掩膜图形的透射率）；

                                              10

5.在大量生产时相同的掩膜组性能一致；

6.没有1微米以上的针孔、伤痕和污点；

等等。特别在集成电路的研制期间，对光掩膜不仅有上述的性能等等。对图形的复杂化及可变性，或者原图的对照检查以及交货日期的要求也很严格，所以现在各国主要的半导体工厂都把光掩膜作为集成电路制造工序的一部分而自行制造。现在最多采用的集成电路光掩膜制造工序，实质上与过去平面晶体管光掩膜制造工序相同，即按表3.1所列工序进行制造。关于上述光掩膜组的制造工序和性能，其他文献已有详细介绍，本章主要叙述集成电路光掩膜的制造技术特点。

表3.1光掩膜制造工序

1.设计和电路图形的布局

2.原图制造

3.第1次缩小（掩膜网线的制造）

4.第2次缩小（母掩膜的制造）

5.复制（生产用掩膜的制作）

6.检查

下面内容可参见《集成电路入门》，[日]田渊诚一等著，《国外电子技术》编辑部译，科学出版社1970年出版

6.2薄膜电路的制造技术

制造薄膜电路是应用真空蒸发法、溅射法、烧结法、镀覆法等生成薄膜后，再经电路图形的形成、电路元件参数的调整、封装等工序而成。薄膜电路制造技术的要点，可按材料、制造条件以及制造过程的技术大致列举如下：

（1）蒸发材料和基片材料的选择；（2）薄膜生长技术；（3）电路图形形成技术；（4）微调技术；（5）封装技术。

6.2.1薄膜材料和基片的选择

薄膜材料方面，一般是导体采用纯金属，电阻采用合金，介质采用氧化物。

a.电阻材料，用作电阻的材料有：

表6.1电阻合金材料                              

                                                                        -6  

组成          有代表性的商品名称   固有电阻值（微欧*厘米）  温度系数（10  /℃）

Ni*Cr*Al*Fe       Karma                     133                   ±10

Ni*Cr*Al*Cu       Evanohm                   133                 ±10

Ni*Cr*Si*Mn       Nikrothal L                 133                  ±10

Ni*Cr*Fe          Nickrome                   112                 +30~+169

Ni*Cr(80:20)        Nickrome V                108                 +30~+130

Fe*Cr*Al                                       136                ±10

Cu*Ni            Advance                    49                    ±20

Cu*Ni*Mn         Manganin                  48.2                   ±15

Au*Pb*Fe                                    183                  -280

Au*Ni*Cr                                     92                    +20

Pt*Rb                                        91                    +45

Pd*Ph*Au*Ag*Cu                               33                    +300

(1)以单体形式使用的金属，主要是钽（Ta）和铬（Cr）。                                                            

（2）以合金形式使用的合金材料，如表6.1所示。

（3）金属氧化物采用镉（Cd）、铟（In）和锡（Sn）的氧化物。

  （4）一般采用的金属陶瓷是Cr/SiO金属陶瓷和Pb*Ag玻璃金属陶瓷。

真空蒸发法一般采用镍*铬合金，而溅射法一般采用钽。      

（b）介质材料

现在最广泛采用的介质材料是SiO和Ta2O5。表6.2所列系薄膜电容用的主要介质材料。

表6.2介质材料

介质材料  介电常数（表观值） 损耗系数（在1千赫时）备注

Ta2O5        14~53          0.03~0.008  应用阴极溅射法Applied cathode sputtering          

Nb2O5        39             0.007      应用阴极溅射法Applied cathode sputtering          

ZrO2         25              0.045      应用阴极溅射法Applied cathode sputtering

TiO2        55~62          0.03~0.06     应用阴极溅射法Applied cathode sputtering

SiO2        3~4              0.001       应用阴极溅射法Applied cathode sputtering

Al2O3       10               <0.1       应用阴极溅射法Applied cathode sputtering

PbTiO3      33~50          变化大     应用阴极溅射法Applied cathode sputtering

ZnS          8.2             0.008     应用阴极溅射法Applied cathode sputtering

MaF2         65            0.01     应用阴极溅射法Applied cathode sputtering

CeF4        200            <0.1     应用阴极溅射法Applied cathode sputtering

SiO        4.8~6.8           0.01     应用阴极溅射法Applied cathode sputtering

BaTiO3     ~200              0.50      应用阴极溅射法Applied cathode sputtering

(c)电极材料，在基片上制出的薄膜电路元件的电极和导电膜，要求具有下列特性;

（1）电阻小；（2）与基片的附着性好；（3）对电路元件的特性无不良影响；(4)引线焊接方便且牢靠。

电极材料的面电阻阻值一般在0.1欧以下即可。表6.3示出各种金属其面电阻阻值为0.1欧时的厚度。电极材料多采用铝、金、铜、钽金、铜等与基片的附着性较差，因此要在基底上蒸发铬和镍*铬合金以提高附着强度。

表6.3电极厚度（0.1欧/方）

金属          Ag    Cu    Au    Al       Ni      Ta       Cr

厚度（埃）   1590  1724   2440  2840    7800    15550    17000

基片材料一般采用玻璃、陶瓷及玻璃釉陶瓷。适合薄膜电路的基片其条件是：

(1)表面凹凸程度小，平滑；

（2）能耐几百度（℃）以上的热处理；

（3）热膨胀系数小，导热率高；

（4）锂、钠等自由离子的迁移率小，化学性能稳定。

图6.1为相同条件下在玻璃和陶瓷基片上蒸发的薄膜阻值的分布情况。

图6.2为玻璃和陶瓷基片表面光洁度的测定结果。蒸发用的基片最常采用的是玻璃。

因玻璃容易获取光滑表面，易于切割，且价格便宜，容易制取。     但陶瓷在机械强度、导热性方面较好。为了获致光滑表面，最近兼有两者特点的玻璃釉陶瓷（陶瓷表面涂覆玻璃）已引起注意。

第四部分 集成电路工艺与设备

下面的内容可参见《集成电路工艺与设备》，北京半导体器件二厂资料室编，科学出版社1972年出版。

本书系根据美国1967年出版的《Integrated Circuit Technology》一书译出。

3.化学淀积

氧化

二氧化硅薄膜在半导体器件工艺中可以用作扩散掩膜和扩散源，保护器件不受外界条件影响，以及实现器件的整个表面钝化。二氧化硅薄膜的制备方法有如下几种：

1.热氧化；2.化学淀积；3.电解氧化；4.反应溅射。

在功能块的制造工艺中，普遍采用热氧化和化学淀积这两种方法来形成二氧化硅薄膜。

1.热氧化，从热力学上来讲，在室温下用于氧、水气或两者结合一起可使硅氧化；不过反应速度太慢，实际上行不通。在大气压力下，温度低于900℃时，其反应速度还是相当慢的，所以热氧化技术要使用较高的温度。一般使用的温度范围为1000~1200℃，氧化时间在10~90分钟之间，才能得到适合于作扩散掩膜用的氧化物厚度。这些过程主要是受氧扩散到硅-氧化物的界面控制，其反应可用抛物线定律来表示：.

                  2  

                x   =kt

式中x为氧化物重量或厚度，t为时间,k为”速率常数“。速率常数作为材料电阻率或杂质掺杂和晶体取向的函数。由于二氧化硅薄膜中水的扩散系数较高，所以硅的水汽氧化比硅的干氧氧化具有较高的速度。

                                                             3      

用硅的热氧化法所获得的二氧化硅薄膜密度较大（例如2.2-2.3克/厘米  ），而对基片的附着力又好，是目前最通用的一种方法。

图1-1和图1-2分别示出了在水汽和干氧氛下氧化物生长速度同温度和时间的函数关系。

图1-3所示是硅的热氧化法所使用的典型系统示意图。

用高温热氧化方法生长二氧化硅薄膜时，由于使用了很高的温度，致使硅样品特性发生变化，如硅-二氧化硅界面的杂质再分布、载流子寿命的改变等，这些都是与高湿过程有关系。这是高温热氧化方法的不足之处。下面讨论低温生长厚氧化物的问题。

2.化学淀积

化学淀积技术可以在比较低的温度下生长二氧化硅。例如，有许多含有Si-O键的有机化合物将不可逆的分解成二氧化硅和碳氢化合物。普通使用的“低温”（即700℃以下）淀积法，是在氧气氛中分解四乙氧基硅烷（TEOS),四乙氧基硅烷的分解式如下：

Si(OC   H   )    →  SiO   +2(C  H   )   O       (1-1)

              2    5   4  △     2      2   5  2                                          

碳氢化合物裂解

           2（C   H   )O+12O   →10H   O+8CO          (1-2)

                2   5        2        2       2

产生副产品水和二氧化碳。合并方程式（1-1）和（1-2），得出整个反应式：

Si(OC  H   )    +12O   →SiO   +10H   O+8CO       (1-3)

     2   5   4      2      2       2        2          

只要提供过量的氧气，温度大约高于350℃，就可以发生上述反应。上述分解所用的温度范围一般为500-700℃。四乙氧基硅烷薄膜的淀积速度如图1-4所示。图1-5是通过上述分解反应淀积二氧化硅用的典型系统示意图。淀积温度不能超出上限值，因为在750℃和高于750℃时，碳氢化合物的分解使碳进入薄膜。例如，使用600℃的温度，能够以250埃/分的速度淀积一层透明的无定形二氧化硅。此氧化物淀积薄层不影响基片的电阻率，不过淀积20000埃或多于20000埃（原文为2000埃。疑误——译者注）的氧化物时，基片产生形变，位错密度也相应增大。基片产生形变，位错密度也相应增大。扩散，扩散是目前在制造功能块中最广泛的用来形成p-n结的方法。例如，在高温下将p型半导体硅片置于含有n型杂质扩散剂的气氛中，就可以形成扩散结。同样，将n型半导体置于p型杂质扩散剂中，就可以形成p-n结或二极管，也可以通过与基片同一类型物质的扩散来改变电阻率。扩散结均匀的进入晶体表面，并保持表面外形。如果经过汽相腐蚀或化学腐蚀之后，表面很平的话，那么，p-n结也同样是很平整的。在表面下形成的p-n结深度是由扩散时间和温度来确定的。可以用来形成p区的第三族元素（即受主杂质）中，硼用的最广泛。磷是用来形成n区的最普通的施主杂质，不过，也有使用砷和锑的。

杂质在固态半导体晶体中的扩散可用下列扩散方程式来加以控制：

                         2

             &#1240;C        &#1240;  C  

                  =D                  (1-4)

             &#1240;t          2

                      &#1240;x        

                             3      

式中C为杂质浓度，原子数/厘米   ；D为扩散系数。对各种边界条件解此方程式。可以得出特殊扩散形式的表示式。假定在平面X=0时存在一个无限的杂质源，并假定对整个扩散时间t来说，在C=C  的半导体中X=0处保持一恒定浓度，那么该方程的一维解是余误差函数

                0

      C(X)=C   [1-erfc(X/2     Dt  )]       (1-5)

            0        

注：式中erfc表示误差互补函数。

以此方程式求结深，并考虑如果晶体内含有一个与扩散杂质类型相反的具有均匀浓度C`的杂质，则在值X=X    时，扩散曲线相交于C=C`，即结深。

                0

图1-6用图解说明了这个余误差函数的解以及所取得的扩散分布图形。

图1-6扩散方程式的余误差函数解：

                     0

      C(X)=C   [1-erf(X/2     Dt  )]       (1-5)

            0        

注：式中erf表示误差函数。  

根据初始条件，方程式（1-4）有好几种解。

如果假定一个很高的表面浓度（即C(X=0))比C   大得多（式中C   为本体浓度），则上述

                                         B               B      

微分方程式的解可由下式近似求出：

                          1/2                

              X    ≌8(Dt)                   (1-6)

               0

式中X   就是由C(X    )=C   求出的结深。表1-1中列出了杂质扩散到硅中的重要参数。

      0            0      B

表1-1硅中杂质的扩散距离

              3         温度℃     深度（埃）

扩散常数D(厘米  /秒）  硼B  磷P                    2       3         4                          

     -12                           t=1秒    10     10      10       10      

  10                1140   1115    800    2500    8000    25000    80000

     -14

  10                 875   845     80     250      800      2500    8000

     -16

  10                 695    660     8      25      80        250     800

如果扩散杂质的总量不变，而不是半导体表面的杂质浓度不变，则可应用下列高斯解

                                  2  

           Q        -x  /4Dt    

C(X)=              e                  (1-7)    

                      πDt                      

                                   2

式中Q为初始表面浓度，原子数/厘米    。其典型结果如图1-7所示。各种杂质的特殊解取决于杂质的扩散系数及其在半导体中的固溶度。固溶度限定了表面掺杂的极限，或是某种杂质对硅片掺杂的最高浓度，而扩散系数是指杂质扩散的速度。扩散速度较快的杂质可减少扩散时间，不过，集成电路制造过程要求多个扩散工序，因此最初的扩散工序必须用较慢的扩散杂质，以免这些杂质在以后操作中产生再分布。扩散的类型很多。这里着重介绍最常用的一些扩散技术。不过这些扩散技术只是力图改变扩散方程的边界条件，以便得到不同的扩散分布图形。

                                  2  

           Q        -x  /4Dt    

C(X)=              e                  (1-7)    

                      πDt      

制造硅集成电路所使用的杂质是周期表中的第三和第五族元素。其他杂质，如金和锂可以用来改变某种集成电路的寿命。在现代硅器件的平面工艺中，最常用的p型杂质是硼，磷是常用的n型杂质。砷由于它的扩散系数比磷低，也被广泛的采用。硅器件初期广泛使用的镓，由于它不能用二氧化硅薄层进行掩蔽扩散，所以很少使用。基于这些情况，下面主要讨论硼、磷、砷的扩散。过去五年中，扩散工艺变化很大。初期使用的结形成方法，例如真空或闭管扩散，已为一种更易控制的开管扩散所代替。在开管扩散过程中，利用携带气体流将所需的小量杂质输送到硅片上。开管扩散方法基本上有三种，它们的特点是杂质源的性质各不一样：

                  硼B           磷P                 砷As

(1)固体源        B   O        P   O   ,P   N        As  O

                  2    3        2   5    3    5        2   3

(2)液体源        BBr             POCl                  AsCl

                    3                 3                    3

(3)气体源         B  H            PH                     AsH

                   2   6             3                       3

液体和气体杂质源几乎已完全取代了固体源，因为固态扩散的杂质浓度主要是取决于固体的温度，可控能力很差，杂质源温度的微小变化就会导致蒸汽压力的大幅度变化，从而使携带气体的杂质分量产生难以控制的变化。先进的扩散方法是使用全气体系统，这是控制携带气体中杂质浓度最有效的方法（特别是在低浓度值时）。在扩散操作中，有两个必须加以控制的变量：淀积电阻率和结深。

淀积电阻率ρ  是以欧姆/平方（平方无量纲，下同——译者注）为单位，结深x  是以微

            s                                                          0  

米为单位。关于这些变量的分析和测量，将在1-7节中讨论。应该指出，扩散过程包括两个阶段：（1）预扩散（淀积），（2）主扩散（再分布）。在预扩散阶段，将杂质淀积在硅片表面上，进入表面的扩散很浅。图1-8表示了扩散过程中存在的一般关系。

淀积电阻率的曲线是对恒定温度和炉内进给气体中的固定杂质浓度而言。理想的淀积电阻率要求有一个单位时间间隔，这个从图1-8（a）中就可以看出。硅片经过预扩散阶段后，从预扩散炉里取出，放入主扩散炉内。就在后一个炉里，杂质产生再分布，使薄层电阻率、杂质梯度和结深发生了变化。如果将可控制的氧气量引入主扩散炉内，就可以改善杂质的再分布，从而也改进了薄层电阻率。在主扩散过程中，也生长一层保护p-n结所需要的氧化层。如上所述，预扩散阶段使用了三种类型的杂质。这就是固体、液体和气体。一般常用杂质的固体源，已经用于闭管扩散系统和开管扩散系统。常用的磷和硼杂质源为五氧化二磷和硼酸。固体源要求使用双温区扩散炉，因为杂质源温度和硅片温度一样决定着扩散参数。

图1-9所示是使用固体源的开管扩散装置的简图。

用固体源作硅的扩散杂质时，其化学反应式如下：

三氧化二硼：

              2B   O   +3Si            3SiO   +4B            (1-8)

                 2   3                     2                        

五氧化二磷：

              2P   O   +5Si           5SiO    +4P           (1-9)

                 2   5                     2    

三氧化二砷：

              2As   O   +3Si          3SiO   +4As         (1-10)

                 2    3                    2    

固体源中存在着源纯度、温度控制和杂质源的过量等问题。这些问题的存在容易使扩散管污染，因而使固体源让位于液体和气体源。也有使用元素源的，不过使用的范围很小。常用的液体杂质是三氯氧磷（POCl3）和三溴化硼（BBr3）。用携带气体通过液体鼓泡的方法将这些杂质引入扩散炉，并只在动态或开管系统中使用。图1-10所示的是使用液体源的典型开管扩散装置。液体源的温度并不重要，除非加热温度超过30℃。为了消除这个变量，因此，大多数的预扩散工序是使液体源处于室温下进行的。

用三氯氧磷作磷扩散源时，其反应式如下：

             4POCl   +3O           2P  O  +6Cl      (1-11)

                  3      2            2  5     2      

             2P   O   +5Si            5SiO  +4P        (1-12)

                 2   5                    2    

三溴化硼的反应式如下：

               4BBr  +3O           2B  O   +6Br     (1-13)

                  3      2            2  3      2      

              2B   O   +3Si           3SiO   +4B       (1-14)

                 2   3                    2    

气体杂质在硅中进行扩散的反应式如下：

乙硼烷

               B  H  +3O          B   O  +3H  O    (1-15)

                2   6    2           2  3     2      

              2B   O   +3Si           3SiO   +4B       (1-16)

                 2   3                    2    

磷化氢

               2PH  +4O           P  O  +3H  O       (1-17)

                   3    2           2  5     2      

              2P   O   +5Si           5SiO  +4P       (1-18)

                 2   5                    2    

砷化三氢

               4AsH  +6O          2As   O  +6H  O      (1-19)

                   3    2             2   3     2      

             2As   O   +3Si            3SiO  +4As     (1-20)

                 2   3                    2    

图1-11所示的是预扩散阶段控制炉内进给气体中杂质量所使用的气体稀释系统。这种系统能在较大的范围内改变具有已知杂质原子浓度的杂质携带气体的混合和稀释度。使用这一系

                                  3             -4

统，可以很容易的控制从0.01ppm~10   ppm(1ppm=10    )的杂质浓度。如果携带气体中使用不同的杂质浓度，则杂质浓度的范围可以扩大到0.001ppm。在预扩散阶段使用气体杂质时，必须采用一种专门结构的扩散管。这种结构将在1-5节扩散设备中讨论。

气体和液体源要求使用开管扩散系统。特别是必须有一个与半导体硅片相当于的无限杂质量，这样，杂质的分布服从余误差函数。为了更好的控制杂质的分布图形，大多数的扩散采用上述的两步扩散法，首先，用低温（800~1100℃）淀积，仅在表面附近的一个很小的区域里掺杂，然后，在无源炉内，使杂质在半导体硅片中进行再分布。关于初扩散的计算，可先考虑它是余误差函数，并依据它是很浅的扩散从而计算出每平方厘米的杂质浓度。再用它作为扩散方程的有限源的边界条件，以得到最后的解。这样就提供了表面浓度和杂质分布的控制。扩散和器件结构的关系是多方面的。首先，通过扩散在集成电路中提供有器件意义的区域，这些区域就是能得到晶体管、二极管、电阻和比较复杂的半导体结构的p型区和n型区；杂质扩散的第二个作用是在较复杂的集成电路中对半导体区域之间提供隔离；第三个作用是通过专门的扩散以达到改变某一区域的电导率（即集电极区域埋层）和改变半导体结构的复合（保护环扩散），以及用来控制表面。在金属-氧化物-半导体结构中，杂质分布会改变表面附近反型层的类型和特性。最后扩散还可用作寿命控制，特别是在高速数字集成电路中，引入诸如金之类的杂质，就可降低材料载流子的复合时间。既然在复杂的集成电路中，各种类型的扩散可能出现在任一器件内，所以必须搞清楚一次扩散对另一次扩散的影响。这一点有特别重要的意义。这种相互作用与其他相互作用相互关系，例如在加工半导体的同时所进行的氧化，也必须予以考虑。为了说明制造功能块所使用的扩散和氧化过程，现在讨论一下简单晶体管的加工工序。所用的硅片是p型的，其电阻率为5欧姆-厘米，厚度约为250微米。在p型硅片表面上，外延生长一层电阻率为1欧姆-厘米和厚度为20微米的n型外延层。图1-12举例说明了一个晶体管的典型加工工序：

（a）氧化，在1050℃时水汽氧化90分钟，在表面上生长6000埃厚的二氧化硅。

（b）硼预扩散，用光刻工艺刻出隔离区的窗口之后，在1150℃时将硅片置于B2O3蒸汽内，历时60分钟，能得到2欧姆/平方和3.5微米的结深。

(c)硼主扩散，在1200℃时将硅片置于90%N2-10%O中，经过18小时，能产生n型岛的隔离区。

（d）硼基区扩散，用光刻工艺刻出基区和电阻区的窗口之后，在925℃时，将硅片置于B2O3蒸汽中，历时30分钟，能产生80欧姆/平方的淀积电阻率，0.2微米的结深。再将硅片放在主扩散炉中，在1200℃下经过1小时，生成6000埃厚的氧化物，同时获得大约200欧姆/平方的电阻率，3微米的结深。

（e）磷发射区扩散，用光刻工艺刻出发射区后，在1100℃时，将硅片置于P2O5蒸汽中，历时30分钟，产生3欧姆/平方的淀积电阻率，1.8微米的结深。然后将硅片放在主扩散炉内，在1000℃下历时30分钟，生成200埃厚的氧化物，获得2.0微米的结深，而薄层电阻率变化很小，其基区宽度约为1微米。

1-3外延生长

外延生长就是在基片上淀积一层外延层，此外延层得到化学成分或杂质含量不同于基片，不过仍保留着原基片的晶像结构。要获得符合器件要求的外延层，外延设备必须能够精确控制各种参数，这就是说，在将硅化合物引入反应器时，必须严格控制温度分布、携带气流、杂质气流和浓度。控制好这些参数，含硅化合物在加热的基片表面上产生热分解，淀积一层单晶硅外延层。淀积层掺杂量的精确控制是通过对引入气流中杂质类型和浓度的控制来实现的。这样生长的外延层，其杂质分布是均匀的，不同与扩散过程产生的杂质浓度分布。反应，一些比较普通的含硅化合物的外延生长，其总反应式为：

              SiCl    +2H              Si↓+4HCl    

                  4      2                    

           SiCl   +H   (x`s)         Si↓+3H

               4    2                     2      

           SiHCl    +H             Si↓+3HCl

                3     2                    

像锗这样的材料，也可用这个方法，其反应式为：

              GeCl   +2H              Ge↓+4HCl

                  4      2            

最常用的硅淀积源是四氯化硅，不过，目前倾向于采用气体硅烷，因为它在气流中的浓度，比较容易控制，而且废试剂中没有氯气，因而没有腐蚀性。

外延生长技术

图1-13表示了外延生长设备的示意图。诸如三溴化硼或三氯氧磷之类的液体杂质已被使用；可是，诸如磷化氢、砷化三氢、锑化氢和乙硼烷之类的气体杂质，由于设备和控制简便，因而得到广泛使用。简单的外延生长，采用预掺杂硅源（即在液体四氯化硅中加入杂质），也比较适用。不过由于外延生长期间掺杂剂产生部分蒸发，因此长时期的杂质浓度控制是不均匀的，从而导致淀积层的电阻率发生变化。

外延生长与扩散和氧化一样，它的作用是多方面。它可以提供半导体集成电路的工作区和无源区；它可以加强基片的机械强度。关于隔离的专门技术将在1-4节中讨论。外延生长的参数有：外延层电阻率、外延层厚度以及晶体的完整度。外延晶体内不能有缺陷，否则会严重影响以后的加工。外延层缺陷之一是小斑点。这些小斑点是由于无规则的核化引起的，高出外延层的整体，会给光刻工序造成困难。不过，对某些结构来说，多晶层淀积就可以了，一般用于非半导体基片，如淀积在二氧化硅上。这将在1-4节中讨论。多晶材料可以在外延生长期间用来提供掩蔽，因为它的腐蚀率与单晶外延材料不同。外延层最常见的用途是给集成电路的制造提供一个衬底。如果外延层具有合适的厚度和电阻率，以后它就成为晶体管的集电区。如果晶体管要求一个低饱和电阻，那么，就需要i哥电导较高的集电区。解决的办法有两个：一种方法是淀积二次外延层，第一次的杂质浓度高于第二次，一般具有一个类似于标准功能块器件所要求的掺杂量。另一种方法是在扩散之后再淀积一层外延层；扩散方法还有利于在要求高电导率的特定图形上作选择性扩散。在较复杂的结构中，诸如闸流晶体管和其它专用功能块，要求交替点击多层n型和p型材料。

3-5原图

诸如Arjsto、Coordinatograph和Coradograph等一类的座标制图机，能在x-y座标轴上对刻刀夹具进行定位，精度优于1密耳。在这种座标制图机上切割的印模只需200*，可保证最

                        -6        

终尺寸的误差不大于5*10     英寸。由于这些制图机的相对精度，使用的缩小倍数可大到足以保证几乎没有由印模切割带来的尺寸误差。原图刻在涂有可剥漆的透明的“美拉”（聚乙烯对苯二酸酯树脂薄膜的商品名——译者注）薄膜上。此漆能透过红光，但透不过光谱的光化部分。透过美拉薄膜的有效透明比透过涂有可剥漆的“美拉”薄膜的有效照明要大100倍。利用从“美拉”薄膜上剥漆的方法制成的印模，同照相干板相比，反差很高。透明的“美拉”衬垫即坚韧而又有良好的尺寸稳定性。因此，在储存和再次使用时不必过多的注意。不过，要想从间距小于15密耳的两个平行刻道之间剥漆，却是一件极为困难的工作。所以在任何可能的情况下，对缩小比例应慎加选择，不使出现小于15密耳的宽度。

   注：可将硝基漆、硝基稀释剂涂在聚乙烯对苯二酸酯树脂薄膜的表面，再将照相交片的乳胶感光卤盐涂在硝基漆表面，进行照相洗印后，就制成了一个光刻模板。

3-6第一次缩小照相机

用照相方法可将原图缩小到适合于分布重复的尺寸。这一工序采用的照相机一般是专用设备或光学机械性的，其缩小倍数采用5*到20*，虽然有时也采用50*。照相机是由一个对准光源用的光学系统，一个固定原图用的拷贝板，一个透镜快门和干板固定夹组成的。现在这方面的设备种类繁多，有长达2-30英寸的装在花岗石底座上或悬挂在钢梁上的大型固定焦点系统，也有长不足5英寸的装在光具座上的小型系统；有垂直安装的也有水平放置的。对这些照相机的主要要求是：光源应该适当的、均匀的将拷贝材料照明。最合适的光源是将荧光灯或冷阴灯排成一列，使之发出光谱中的绿光或蓝光。采用乳白色玻璃屏可使光均匀散射。冷光源可把产生的热量降至最小。拷贝板必须精确的将原图固定好中心，使其在离透镜的固定距离或再现的距离处垂直于主光轴。必须尽量避免由于重心偏移和温度变化所引起的振动和机械失调，因此需要使用重型刚性支承结构。干板固定夹必须使乳剂干板的平面精确定位，在离透镜的固定距离或再现的距离处垂直于主光轴。为保证固定的或再现的聚焦，在控制照相机环境温度变化方面也要有所考虑。透镜必须精确的定位，而且还要求有再现性，畸变必须最小。虽然不要求最大的分辨率（因为还有二次缩小），但要求有良好的精度和清晰度。由于畸变是随缩小倍数而增加，所以很少使用20*以上的大幅度缩小。光源、滤光器和干板的光谱响应，把光谱的可用部分局限于550毫微米左右的窄频带。因此，不用修正透镜的色象差，可使用低畸变的透镜。如果对复消色差透镜进行不必要的颜色修正，透镜的畸变反而会随之增加。在选择透镜时应作全面考虑。为了使透镜适用于某一缩小倍数，就要对透镜进行修正；如果使用时超出透镜的原设计倍数，则图象的质量就会变劣。因此在改变缩小倍数时，必须使用不同的透镜。分辨率（以及清晰度）随着缩小倍数的增加而增加，焦距也随之缩短；而焦距的缩短又会导致有效图象视场变小。一般是把缩小倍数限定在5*-20*的范围内，以解决分辨率与无畸变视场的关系问题。透镜选定之后，还得作进一步的统一考虑。分辨率随孔径的增加而增加，而畸变也随之严重起来。因此，孔径的调整应小于最大值，才能收到全面的结果。为了取得固定的和重复的缩小倍数，要求图象平面（拷贝板）、透镜和乳剂干板平面能够进行精确的重复定位。缩小倍数的重复性实在是太重要了。一套电路掩膜中的每一个掩膜都必须尺寸一致。再则，如果以后改变结构设计，要求更换其中的一个掩膜，则新掩膜的尺寸必须与留下来的旧掩膜尺寸一致。电路尺寸越大，这个问题越严重。举例来说，如果透镜的尺寸重复误差是±0.1%，掩膜元件应放在离电路中心线25密耳（25mil)距离处,它的定位误差为25*±0.1%=±0.025密耳，这对于掩膜对准就不存在什么问题。但是，如果电路掩膜较大，掩膜元件应放在离中心线100密耳处，其定位误差为100*±0.1%=±0.1密耳，这样显然是无法对准的（如在一个200密耳电路背面上的0.3密耳发射极扩散区内刻出0.1密耳的发射极窗口）。为此，若想在200平方密耳的电路上刻出精细的几何图形，要求尺寸的再现性优于1/4000，缩小倍数的再现性也必须优于14000。这个道理可用简单的透镜理论来说明。物镜到干板的距离必须同所要求的放大一样精确，透镜到干板平面的距离的精度必须为这个精度的两倍。因此，对大电路来说，拷贝板到干板的距离再现性必须优于1/4000，透镜到干板平面的距离的再现性必须优于1/8000，才能刻出精密的几何形状。如果照相机能使干板相对于透镜的定位精度为±0.5密耳，那么透镜到干板的距离至少为8寸；用20*的缩小倍数时，透镜到拷贝板的距离必须超过160英寸，再现性必须为±20密耳（20mil）。拷贝板和干板平面都不能有丝毫的倾斜或转动，以便使它们的平面有效部分保持在各自的定位公差之内。大型照相机对各种部件的定位精度高，而且固定牢靠。如采用由不能移动的拷贝板、透镜和干板固定夹构成的固定焦距照相机来取得一个固定的缩小倍数，那么，问题就简化了，从而可以很容易的获得再现性，不过失去了灵活性。照相机的一个重要附件，是一种测量空间图象的装置。分划板显微镜在扫描图象的同时可以测得它的运动，因而能够校正尺寸，是调整焦距的最有用的装置。用这种方法，测量精度可达±0.2密耳。第一次缩小图象，一般是最终尺寸的3-10倍，因此0.2密耳的误差最后减至0.02-0.07密耳。以上只是一种校正过程，并非控制过程。尺寸的再现性是在座标制图机上并通过照相机的调整来实现的。

另一种更方便的办法是使干版在其原来的平面上沿着精确的坐标轴线移动，并允许用第一次缩小照相机进行分步重复操作。分单元是以一种简单电路的形式复制在第一次缩小的照相机上，而不是刻制在印模的复制品上，因此通过分步重复各个单元可大大的节省原图的刻制时间。分步重复操作的定位精度完全可以保证对准。

3-7分步重复照相机

用分步重复照相机可把单个电路图案复制成一个阵列。分步重复照相机是由一个或多个投影仪所组成的。投影仪是垂直的安装在一个可移动的工作台上。工作台又可用来作为干板固定夹。第一次缩小的底版内含有透明的图案，将图象进行投影，使干版曝光，然后将干版在x方向移动一定的距离，干版再曝光一次，又往前移动一步。这样不断重复曝光-移动-曝光-移动的周期，直至完成一排曝光时为止。然后把干版移至y方向，并重复整个过程。这样就产生一个阵列的经过曝光的图象。实际上，目前的照相机并不“分步”重复，只是当干版移至投影仪下面时才打开快门进行一次曝光。用分步照相机可把图象缩小到最终尺寸。最终一次缩小系统用的分步照相机，可以缩小，也可以放大，有时采用简单的接触印制的分步方法。对照相机的要求起码要达到第一次缩小照相机的要求，因为它同样要求尺寸控制和再现性。最后缩小用的照相机还要求透镜具有很高分辨率。分步装置一般是精确校准的丝杆和刻度机构。分步装置的形式很多，有简单的将铣床的洗头换上投影仪改制而成，也有用磁带控制的自动分步装置。比较新的结构只有丝杆作传动装置，另外再用光学读出系统进行定位控制。

最新的是激光干涉仪作x-y定位控制。用丝杆定位，位置再现性（对准性）可达±20-10      

                                         -4

英寸；用光学定位，其再现性可达±10-20*10    英寸；用激光干涉仪，精度最低也可以达

                         -4

到光束长度的一半，±5*10   英寸的要求是可以满足的。这些数据只是一般的统计，工艺

                                                                      -4    

水平不是固定不变的，丝杆定位一般达不到这个指标，可是有的丝杆可达到5-10   英寸精度，可作限制行程使用。

上面讨论中分别用再现性或精度这一术语，而没有用精确度这一术语，这是有含义的。如果所有掩膜都是在同一系统中制成，则只要求再现性或精度；如果用的是几个不同的系统，就要强调精确度，至少尺寸相关性是决不可少的。干涉仪能提供绝对的测量能力而不是校正。因而受到极大的重视。即使用这种量具，也要加以注意。

                             -5    

玻璃板的线性热膨胀系数约为10   /℃；因此全部被对准的掩膜应该在同一温度下分步（和使用）。支撑件和座标系统有任何刚性的欠缺，都将导致测量精度和对准能力的下降。由于电路越来越大，而内含的几何图形只有0.3密耳或比0.1密耳还小，因此普遍感觉到定位精度方面的困难。这种电路的制造设备还刚开始研制。对于最终一次缩小系统，分步误差的要求可放宽一个等于最终缩小比例的因子。图3-5和图3-6所示是最终一次缩小系统用的分步装置。图3-7和图3-8所示是光重复照相机。图3-8所示就是分步最终缩小用的照相机。在x-y方向，各有一根丝杆驱动的装有干版固定夹的水平台。x方向是电动机或手工驱动的，

                                                         -6    

而另一方向，只能用手工驱动。x-y定位的重复能力标定为50*10   英寸，可是有的可获得

        -6

±20*10   英寸（0.5微米）的对准确度。随着时间的推移，老式的简单而又精确的传动机构并没有多大的变革。不过，在设备的生产能力方面已作了重大的改进。以前在电动机驱动的x方向的程序是步进，停止，曝光，然后再重复这个周期。用这种方法产生一个50*50的阵列要花费7小时，而且由于棘轮间隙不准而引起的任何停止时间的变化将改变图象的曝光部位。现在用的设备，电动机驱动方向的运动是连续的，丝杆每转一圈，连接在丝杆上的数据头，就产生100个脉冲。经过计数后，闪光灯预定的计数间隔发亮。同样的50*50的阵列不到2小时就可分步完毕。原来的设备，移动台上只有一个照相机或投影仪，现在增加到4个或6个，这样，在不到2小时内，可以同时分步重复4个或6个掩膜。上面提到了装有多个照相机的设备，这里就来讨论另一个问题。一套掩膜的对准，可以用下述方法来解决，即在水平台上方装上与一套掩膜等量的投影仪，把各个投影仪的干版装在水平台上。因为整套掩膜是同时分步重复的，所以，即使水平台的定位精度不高，也必定能够加以对准。不过把这种设备用于生产，却存在着严重的缺点。在工作中经常需要重新设计其中的某些掩膜，以便修正设计误差为了提高电路性能需要修改结构；需要替换损坏的掩膜，利用先进的工艺，或根据使用单位的要求，改变电路参数以提高成品率。如果改变一个掩膜，就要求全部掩膜重新进行分步才能保证对准精度的话，那么，生产一个器件就得报废许多备用掩膜。最新的分步重复照相机，改变了电动机驱动方向检测位置信号的方法。用光束激光线性编码器，而光束又被定位掩膜所截断。当定位掩膜与干版台一起移动时，磁带控制机构按预定的时间间隔使干版曝光。

缩小用的透镜就是显微镜物镜或电影放映透镜，不过要将光的投射方向倒过来使用。图象投影仪由一镜筒组成。镜筒的底部有一个显微镜物镜，还装有一个干版固定夹，它正好使乳剂干版处于显微镜物镜，还装有一个干版固定夹，它正好使乳剂干版处于显微镜物镜的聚焦平面上。在显微镜中，如果使用分划板的话，就将分划板安装在这个聚焦平面上。按照从下往上的顺序，安装在分划板上的部件有聚光镜，滤光镜和闪光灯。闪光持续时间取决于放电线路的时间常数，一般小于3微妙。闪光强度可通过调节灯泡释放的能量来加以控制，而闪光的能量可通过改变存储电容器的电压和电容器的数目来加以调节。这种光重复照相机可用于10*或3*的缩小倍数。干版固定夹安装标准的高分辨率干版（2英寸*2英寸*0.060英寸），可曝光面积为1(9/16)英寸*1(9/16)英寸。目前工业上倾向于采用较大的硅片。为了适应这种情况，可以采用2（3/4)英寸*2(3/4)英寸干版（其可曝光面积为2(1/2)英寸*2(1/2)英寸）用的干版固定夹和暗箱。移动干版时，在整个曝光面积上，透镜到干版安装平面间距的偏差小于0.1密耳。在所有的分步重复照相机中，除了在第一次缩小照相机中碰到的尺寸再现性问题外，又出现了一个新问题。这就是分划板的x-y轴线必须精确的与分步重复照相机的x-y轴线相平行。这样，一个掩膜组中的各个图案的中心位置都能达到理想的对准。但是，如果一组内掩膜之间发生转动偏差，则偏离图案中心位置的部分图案，就将无法对准。

电路尺寸越大，这个问题就越严重。因为一个微小的误差就会导致偏离旋转中心的偏差很大。因此，原图必须有标记，以便使分步重复照相机能够旋转对准。图3-9所示的对准夹具，是确定第一次缩小干版或分划板固定夹位置的必不可少的附件。在大多数情况下，分划板轴线的对准误差是恒定的，因此并不影响一个掩膜组的对准。如果采用接触复印分步重复的母掩膜来制造生产用母掩膜，那么，每次接触印制中会引入镜像，因而使一个分步重复的母掩膜上顺时针方向的误差，在单数接触印制中变成逆时针方向的误差；只有双数接触印刷中的母掩膜仍为顺时针方向的误差。如果一些生产用掩膜组是由各个掩膜制成，刚在这种情况下，其中有些生产用掩膜是接触印制的偶数，有些是单数。对于这种生产用掩膜，虽旋转误差是恒定的，但一个生产用掩膜组仍难以对准。由于在一组掩膜里同时使用正、负光致抗蚀剂，以至造成混合式掩膜组。对这种混合式掩膜组，分划板的精度（而不是恒定的对准）是必不可少的。

3-8生产用掩膜的材料

在最终一次缩小系统中，生产用掩膜一般是把比实际尺寸大十倍或二十倍的分步重复的母掩膜阵列加以缩小而制成的。对此可以采用第一次缩小照相机，对不同缩小比例可以采用第二次缩小照相机；在分步重复的最终缩小系统中，生产用掩膜是通过接触印制已分步重复完毕的最终缩小版或它的负版制成。无论采用哪一种方法，都要求分辨率极高的摄影技术。标准的干版材料是高分辨率感光干版。乳胶的分辨率为2000线/毫米；然而，随着工艺的进展，在实际工作中仍碰到一些问题。显微镜的物镜，其焦深远小于乳胶的厚度，而人们总是想方设法地使图象平面靠近乳胶的表面或在乳胶顶面上。显影后，乳胶收缩，曝光部分明显凸起。只要线宽不小于1密耳，显影后，凸起的高度是均匀的。如果线宽小于1密耳，则凸起的高度随线宽的变小而下降。因此，在使用线宽粗细不等的掩膜进行接触印制或与硅片接触使光致抗蚀剂曝光时，较粗的曝光面积使细线接触不到需要曝光的乳胶或光致抗蚀剂。不可避免的使边缘衍射图案从细线进入生产用掩膜或光致抗蚀剂，从而破坏了在接触印制或硅片光致抗蚀剂上精细几何图形的成像。用配备有干涉测量仪的显微镜来检验掩膜，或用灵敏仪器来测量显影乳胶的几何形状，就可以很容易的看出和测得这种凸起平面的变化。有些研究工作已经证明，凸起的高度与光密度成比例。

实际上已经证明，由于光致抗蚀剂可用于比高分辨率干版上的乳胶厚度还要薄的层内，因此其实际分辨率高于照相干版。玻璃版上的铬金属膜似乎能取代玻璃板上的乳胶，制出更精细的几何图形。这种铬印模可用光刻法或光致抗蚀剂去除法来制造。这两种方法都要用母掩膜的干版，所以铬印模不可能优于其制造中所用的照相方法。然而，由于金属膜很薄，与乳胶相比，在作掩膜用时效果较好；又由于铬膜比乳胶膜硬度高，所以铬掩膜的寿命相当长。所有系统中，最引人注意的系统是将放大的母掩膜直接缩小在涂有光致抗蚀剂的硅片上。这种方法消除了中间接触操作中所损失的分辨率。目前这种系统还在研究中。在其获得应有之前，还要许多问题尚待解决。

3-9一次和分步重复最终缩小系统的展望

有些研究人员[9]指出了当前和在不久的将来透镜性能方面的工艺水平；对于分步重复最终缩小使用的显微镜物镜，他们引证了电路尺寸达到80*80密耳，能够采用最小的约50*10

                                                                        -6

   英寸的图案的现代技术水平。他们预计在不久的将来，电路元件可缩小到30*10   英寸。他们推断，最终一次缩小系统中使用的照相机透镜，能够在0.8英寸*0.8英寸的整个阵列面

                     -6

积上做出稍大于100*10   英寸的最小有效元件尺寸；并且还预言，对于这种阵列的尺寸来

                                                       -6

说，未来的透镜能把最小的有效元件尺寸缩小到1微米或40*10   英寸的范围。

基于它们对透镜性能的预测，就可以推断，探索使用包含大电路（比如说200平方密耳，而其中又包含0.1密耳或更小的几何图形）的大尺寸（直径1（9/10）英寸-2英寸）的问题，经由分步重复最终缩小系统，在不久的将来一定可以得到解决。这种系统使用照相机透镜，而不是显微镜物镜。

参考资料

[1]Murray,J.J,and R.E.Mauere:Arrays of Microphotographs for Microelectrouic Components ,Semiconductor Products,Feb.,1962

[2]Price ,T.E:Multiple Pinhole Camera for Microelectronics,Industrial Electronics,Feb.,1964

[3]Rudge ,W.E.,W.E.Mutter:Fly`s-Eye Lens Technique for Generating Semiconductor Device Fabrication Masks,I.B.M.Journal,April,1963

[4]Selwyn,E.W.H.:The Pinhole Camera ,Phot.Journ.,90B,47,1950.

[5]Kingslake,Rudolph:"Lenses in Photography,"A.,S.Barnes and Co.,1963

[6]Stevens,G.W.W.:"Microphotography." Chapman and Hall,Ltd

[7]"Techniques of Microphotography,"Kodak Industrial Bull.P-52

[8]Altman,Joesph H.:Photoresist Seminar sponsored by Eastman Kodak Co.at Monterey,Cal.,April,1966

[9]Schuetze,H.J.,and K.E.Hennings:Micron and Submicron Patterns for Semiconductor Devices and Integrated Circuits,oral presentation ,Electron Devices Mecting of the PGED (IEEE),Washington ,D.C.,Oct.,1965

参考资料

[1]Jost,J.:"Diffusion in Solids,Liquids and Gases,"Academic Press,New York,1952

[2]Crank,J.:"The Mathematics of Diffusion,"Clarendon Press,Oxford,1956

[3]Hanany,L.B.:"Semiconductors,"1st ed.,Reinhold Publishing Co.,New York,1959

[4]NASA Goddard Space Flight Center,Final Report-Project GADS,Contract No. NAS 5-2755,Westinghouse Electric Corp.,1965

[5]NASA Goddard Space Flight Center,Final Report-Groove Eteh Studies,Coutract  No.NAS 5-3758,Westinghouse Electric Corp.,1965

第五部分 集成电路制造工艺

下面内容可参见《集成电路制造工艺》，集成电路制造工艺编写组编，国防工业出版社1971年出版。

半导体集成电路是把有源元件和无源元件制作在同一块半导体衬底上的微型电路。集成电路中的有源元件晶体管和二极管，虽然具有与普通平面晶体管和二极管的共同之处，但也有它的特殊之处。集成电路中晶体管与普通晶体管的主要差别是：前者的集电极、基极以及发射极的引线都在同一平面引出，而后者的集电极则是从相对的另一个平面引出，如图3-1所示。

在设计普通平面晶体管时，为了满足产品的性能要求，除着重考虑结构工艺性外，还要求对管子内部的结构图形进行合理的选择。目前，常用的图形有如下几种（图3-2）。

在上述图形中，图形和星形尺寸可以做得较小，因而结构电容小，这种图形多用于高频小功率晶体管中；梳型及覆盖结构由于改善了发射极周长与面积比，所以多用在高频大功率晶体管中；条形和多条形结构不仅面积可做的小，而且基极电阻也小，一般用于高频低噪声晶体管中。集成电路中晶体管的结构原理虽然与平面晶体管类似，但由于集成电路中的晶体管电极引线是从同一平面引出的，而且不允许引线相互交叉，所以集成电路中的晶体管的图形不能设计得太复杂，一般多采用条形和多条形结构。目前集成电路中采用的晶体管的图形结构有图3-3所示的几种。

在图3-3所示的图形中,

(a)为单基极结构，它所占的面积最小，所以结电容较小，因此频率相应较高。这种结构适用于电流不大或电容性负载，或者没有其他特殊要求的情况。

(b)是双基极结构，它所占的面积比前者稍大些，但其基极电阻比单基极结构减小很多，这对高频性能十分有利。更重要的是发射极周界利用率大大提高，所以输出电流较大。对于饱和型电路中的输出晶体管，除了需要提供较大的输出电流外，还要保证有足够低的饱和压降。图3-39(d)所示的马蹄形结构或类似结构，能降低饱和压降。近年来，随着数字集成电路开关速度的不断提高，希望晶体管的几何尺寸也越小越好，但又要保证电路有足够的负载能力，这两者之间是相互矛盾的。我们伟大领袖毛主席教导说：“矛盾不断出现，又不断解决，就是事物发展的辩证规律。”（《关于正确处理人民内部矛盾的问题》）为了解决这个矛盾，而出现了如图3-3(c)所示条形结构。这种结构大大增加了发射极周长与面积的比例，所以发射极效率大大提高。在晶体管-晶体管逻辑电路中，输入管常采用多发射极管，如图3-4所示。但是多发射极晶体管的每二个发射极相对于基极又形成一个n-p-n的晶体管，通常称为寄生三极管。

这种寄生三极管的存在引起了复杂的相互作用，产生了交叉电流。为了减少这种交叉漏电流，除了在工艺上采取措施外，往往在设计多发射极晶体管时设法增加基极电阻，图3-4中(c)和(d)结构，有助于减小这种漏电流。

3.2 晶体管对集成电路性能的影响